คุณอาจพบข้อความเตือนนี้เมื่อคอมไพล์คอนโทรลเลอร์ที่ใช้ UniPHY ในซอฟต์แวร์ Quartus® II เวอร์ชั่น 11.1SP2
ในอุปกรณ์ Stratix® V มีเฉพาะตัวนับเอาต์พุต PLL บางตัวที่ได้รับการจับคู่แล้วและตัวนับเอาต์พุตอื่นๆ สามารถมีได้สูงสุด 250 ถึง 300ps ของการเบลอ ข้อความเตือนนี้เกิดจากสัญญาณนาฬิกา PHY ถูกวางไว้ที่เคาน์เตอร์ที่มีการเบี่ยงเบนสูง ขณะนี้ไม่มีกลไกเพื่อให้แน่ใจว่าตัวนับ PLL ที่ขับเคลื่อนสัญญาณนาฬิกา PHY ถูกวางไว้ในตําแหน่งที่เบลอต่ํา
คุณจะไม่เห็นข้อความเตือนในเวอร์ชั่นซอฟต์แวร์ Quartus II ก่อน 11.1SP2 และการบิดเบี้ยวระหว่างตัวนับนี้ไม่ได้ถูกจับโดย TimeQuest จึงเป็นไปได้ที่จะมีความไม่แน่นอนด้านนาฬิกาสูงสุด 300ps ที่ไม่ได้ลงบัญชีโดย TimeQuest
ปัญหานี้มีผลต่อการถ่ายโอนระหว่าง flops ที่ขับเคลื่อนด้วยนาฬิกา PHY และ Flops ที่ขับเคลื่อนด้วยนาฬิกาอื่น
ข้อกังวลที่สําคัญได้แก่
- การถ่ายโอนคอร์ไปยังอุปกรณ์ต่อพ่วง (GCLK-PHYCLK)
- การถ่ายโอนครึ่งอัตราเป็นอัตราเต็ม (PHYCLK-PHYCLK)
สําหรับ PLL แต่ละตัว ตัวนับที่เหวี่ยงต่ําคือตัวนับที่ 1 สี่ และสี่ตัวสุดท้าย ตัวนับ 0-3 และ 14-17 จะจับคู่กัน เช่น เคาน์เตอร์ 0 และ 5 จะมีโครงของความสัมพันธ์ขนาดใหญ่ เช่นเดียวกับเคาน์เตอร์ 0 และ 16 แต่ 0 และ 2 ไม่เป็น เช่น 15 และ 16
วิธีแก้ไขปัญหาชั่วคราวคือการเพิ่มรายการต่อไปนี้ไปยัง QSF:
N ตําแหน่งตัวนับ set_location_assignment > -to <PLL output> เช่น: set_location_assignment PLLOUTPUTCOUNTER_X210_Y129_N1 -ไปยัง {Hierarachy_Path}:p ll0|in_phyclk[2]
ตั้งค่าตําแหน่งของตัวนับ PLL ที่ล่วงล้ําทั้งหมดไปยังสถานที่ใดสถานที่หนึ่ง [0-3] หรือ [14-17] (แต่ไม่ผสมทั้งสอง – เช่น ไม่ใช่ 2 และ 15); C ตัวเลข ounter สามารถถูกป้อนเข้าจากข้อความแสดงข้อผิดพลาดและตําแหน่ง XY หมายเลขตัวนับ the จะติดกันเสมอ เช่น หาก PLLOUTPUTCOUNTER_X210_Y129_N1 เป็นเคาน์เตอร์ 0 และPLLOUTPUTCOUNTER_X210_Y125_N1เคาน์เตอร์ 4 จากนั้นตัวนับ 1, 2 และ 3 จะอยู่ที่ Y128, 127 และ 126 ตามลําดับ