ID บทความ: 000078341 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 21/01/2015

ทําไมการกําหนดแอดเดรส 64 บิตในAvalon-หน่วยความจําแมป (Avalon MM) Hard IP สําหรับ PCI Express ไม่ทํางานอย่างถูกต้องสําหรับCyclone V &Arria V

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย เนื่องจากปัญหาใน RTL การกําหนดแอดเดรส 64 บิตใน Hard IP สําหรับ PCI Express® สําหรับ Cyclone® V และ Arria® V ต้องมีการเปลี่ยนแปลงรหัสต่อไปนี้
    ความละเอียด

    ไฟล์ altpcie_cv_hip_avmm_hwtcl.v line 214 ควรเปลี่ยนจาก

    พารามิเตอร์ CB_P2A_AVALON_ADDR_B0 = 32\'h01000000,

    ถึง

    พารามิเตอร์ CB_P2A_AVALON_ADDR_B0 = 32\'h00000000,

    พบไฟล์ในไดเรกทอรีต่อไปนี้:

    ไดเรกทอรีการติดตั้ง \ip\altera\altera_pcie\altera_pcie_cv_hip_avmm\altpcie_cv_hip_avmm_hwtcl.v

    คุณต้องสร้าง IP ขึ้นใหม่หลังจากแก้ไขไฟล์ด้านบน

    หลังจากสร้างใหม่คุณต้องแก้ไขไฟล์ altpciexpav_stif_txavl_cntrl.v ในไดเรกทอรีโครงการปัจจุบันของคุณ ค้นหาบรรทัดที่ 213

    มอบหมายpcie_space_64 = bypass_trans? 1\'b0 : PCIeAddrSpace_i[0]

    และแทนที่ด้วย:

    มอบหมายpcie_space_64 = bypass_trans? 1\'b1 : PCIeAddrSpace_i[0]

    มีกําหนดที่จะแก้ไขในซอฟต์แวร์ Quartus II ในอนาคต

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Cyclone® V GX FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้