คอร์ IP อินเตอร์เฟซหน่วยความจําที่ใช้ UniPHY มาพร้อมกับทั้ง PHY และคอนโทรลเลอร์ในตัว ในซอฟต์แวร์การออกแบบ Quartus® II เวอร์ชัน 10.0 SP1 และเวอร์ชันก่อนหน้า ไม่มีตัวเลือก MegaWizard ในการสร้างอินสแตนซ์ UniPHY PHY แบบสแตนด์อโลนสําหรับใช้กับคอนโทรลเลอร์แบบกําหนดเอง อย่างไรก็ตาม คุณสามารถเปลี่ยนคอนโทรลเลอร์หน่วยความจํา Altera High-Performance เป็นคอนโทรลเลอร์หน่วยความจําแบบกําหนดเองได้ตามขั้นตอนที่ระบุไว้
- ปรับตั้งค่าและสร้าง IP คอนโทรลเลอร์หน่วยความจําที่ใช้ UniPHY ของคุณ
- ซึ่งจะสร้างไฟล์ HDL ระดับสูงสุดที่เรียกว่า .v หรือ .vhd และไดเรกทอรีย่อยที่มีชื่อว่า
- โมดูลระดับบนสุดจะทันทีที่ โมดูล _controller_phy โมดูลนี้อยู่ในไดเรกทอรี / rtl และสร้างอินสแตนซ์ PHY และคอนโทรลเลอร์ทันที
- ชื่อโมดูลคอนโทรลเลอร์ : _alt_ddrx_controller
- โมดูล PHY มีชื่อ : _memphy_top
- สคริปต์ข้อจํากัดด้านพินและเวลาที่สร้างขึ้นจําเป็นต้องคงระดับการออกแบบไว้
- เปิดไฟล์ /rtl/_controller_phy.sv
- ใส่ ชื่อ_alt_ddrx_controller โมดูลด้วยโมดูลคอนโทรลเลอร์แบบกําหนดเองของคุณ
- ลบพอร์ตของคอนโทรลเลอร์หน่วยความจําประสิทธิภาพสูง Altera และเพิ่มพอร์ตระดับบนสุดของคอนโทรลเลอร์แบบกําหนดเองของคุณ
- ในทํานองเดียวกัน ให้อัปเดตชื่อพอร์ตในโมดูลระดับบนสุดในไฟล์ .v หรือ .vhd
- คอมไพล์และจําลองการออกแบบเพื่อให้แน่ใจว่ามีฟังก์ชันการทํางาน
- โปรดทราบว่าการสร้าง IP อินเทอร์เฟซหน่วยความจํา UniPHY ใหม่จะลบการแก้ไขทั้งหมดที่ทํากับไฟล์ HDL และพารามิเตอร์ที่คุณเลือกใน MegaWizard จะถูกจัดเก็บไว้ในโมดูล ระดับสูงสุด ดังนั้นขั้นตอนข้างต้นจะต้องทําซ้ําทุกครั้งที่รูปแบบ IP ถูกสร้างขึ้นใหม่