ID บทความ: 000078246 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 09/07/2014

ทําไม Hard IP สําหรับคู่มือผู้ใช้ PCI Express v13.1 และสถานะก่อนหน้าว่า hip_reconfig_clkไม่ควรเกิน 70Mhz

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    คู่มือผู้ใช้ Altera® Hard IP สําหรับ PCI Express® สําหรับArria® V GZ, Arria 10 และอุปกรณ์ Stratix® V มีข้อมูลที่ไม่ถูกต้องก่อนหน้านี้ ความถี่ที่ถูกต้องสําหรับ hip_reconfig_clk สามารถอยู่ในช่วง 50-125 MHz ไม่มีข้อจํากัด 70 MHz

    ข้อมูลนี้ได้รับการอัปเดตในคู่มือผู้ใช้เวอร์ชั่น 14.0

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 7 ผลิตภัณฑ์

    Intel® Arria® 10 FPGA และ SoC FPGA
    Stratix® V GX FPGA
    Stratix® V GT FPGA
    Stratix® V GS FPGA
    Intel® Arria® 10 GX FPGA
    Intel® Arria® 10 GT FPGA
    Intel® Arria® 10 SX SoC FPGA

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้