ID บทความ: 000078243 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 12/12/2018

การสอบเทียบใหม่ของผู้ใช้ 10 ATX PLL Intel® Arria®อาจทําให้เกิดความเสี่ยงของ TX jitter และ BER ที่เกิดขึ้นทันทีในช่องสัญญาณใกล้เคียงหรือไม่

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • IP เอฟพีจีเอ Intel® Arria® 10 Cyclone® 10 ตัวรับส่งสัญญาณ ATX PLL
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    ในระหว่างกระบวนการสอบเทียบใหม่ของผู้ใช้ ATX PLL ในอุปกรณ์ Intel® Arria® 10 จะมีความเสี่ยงของค่าเบี่ยงเบนของ TX และ BER เพิ่มขึ้นทันทีบนช่องสัญญาณใกล้เคียง ตําแหน่งการจัดวาง ATX PLL ที่ละเมิดกฎข้อกําหนดระยะห่างของ ATX PLL "ข้าม 6" ตามที่ระบุไว้ใน "Intel® Arria คู่มือผู้ใช้ PHY ของตัวรับส่งสัญญาณ 10 รายการ" จะสังเกตเห็นความล้มเหลวนี้ แอปพลิเคชันหลักและโปรโตคอลที่อาจได้รับผลกระทบคือโปรโตคอล OTN

    อ้างอิงถึงไดอะแกรมตัวอย่างด้านล่าง เมื่อ ATX PLL A กําลังปรับเทียบใหม่ จะมีความเสี่ยงต่อช่องสัญญาณใกล้เคียงที่จับเวลาโดย ATX PLL B ซึ่งอยู่ในโหมดการส่งข้อมูลปกติ (โหมดผู้ใช้):

    1. ช่องสัญญาณ TX เพื่อนบ้านพร้อม TX jitter เพิ่มขึ้นทันที
    2. ความเสี่ยง BER บนช่องสัญญาณ RX ใกล้เคียงไกล

    ความละเอียด

    เพื่อหลีกเลี่ยงปัญหานี้ คุณต้องปฏิบัติตามแนวทางระยะห่างของ ATX PLL-to-ATX PLL ในคู่มือผู้ใช้ Intel® Arria 10 ตัวรับส่งสัญญาณ PHY หากไม่สามารถปฏิบัติตามข้อกําหนดการเว้นระยะห่างได้ คุณต้องสร้าง IP การปรับเทียบล่วงหน้า (โดยผู้ใช้) เป็นวิธีการแก้ไขปัญหาชั่วคราว

    โซลูชันการสอบเทียบล่วงหน้าคือการหลีกเลี่ยงกระบวนการปรับเทียบใหม่ของผู้ใช้ของ ATX PLL ไปยังช่องสัญญาณใกล้เคียงที่จับเวลาโดย ATX PLL อื่นในระหว่างโหมดการส่งข้อมูล ทําตามขั้นตอนด้านล่างเพื่อใช้ฟังก์ชันการทํางาน

    การสอบเทียบล่วงหน้าโดยรวมและการโหลดซ้ําจะถูกแยกออกเป็นสองขั้นตอน:

    ขั้นตอนที่ 1: เก็บค่า "Diff MIF" ที่ปรับเทียบล่วงหน้าของ ATX PLL ก่อนโหมดการส่งข้อมูล

    ดําเนินการหนึ่งครั้งหลังจากการเริ่มต้นระบบและก่อนโหมดการส่งข้อมูลจริง:

    1. กําหนดค่า ATX PLL ใหม่ตามอัตราข้อมูลที่ต้องการ และจดบันทึกข้อมูล "Diff MIF"
    2. ปรับเทียบ ATX PLL อีกครั้ง (ใช้ ATX PLL ใดก็ตาม)
    3. บันทึกและจัดเก็บค่าที่ปรับเทียบไว้ล่วงหน้าในหน่วยความจํา (สามารถเป็น M20K)
    4. บันทึกการกําหนดค่าใหม่ของเนื้อหา "Diff MIF" ในพื้นที่หน่วยความจําเดียวกัน
    5. กําหนดค่าใหม่ให้อัตราข้อมูลอื่นๆ และทําซ้ําขั้นตอนที่ 2 เป็น 4.
    6. ไปยังช่องอื่นๆ ที่ต้องใช้สวิตช์อัตรา ทําซ้ําขั้นตอนที่ 2 เป็น 5

    ขั้นตอนที่ 2: โหลดค่า "Diff MIF ที่ปรับเทียบล่วงหน้า" อีกครั้งระหว่างกระบวนการกําหนดค่าใหม่แบบไดนามิก

    ในระหว่างโหมดการส่งสัญญาณข้อมูล:

    1. โหลดค่า "Diff MIF ที่ปรับเทียบล่วงหน้า" จากหน่วยความจําไปยัง ATX PLL (ขั้นตอนนี้ข้ามการปรับเทียบ ATX PLL ใหม่)
    2. เริ่มการดําเนินการของช่องสัญญาณตามปกติ

    หมาย เหตุ:

    1. ลําดับการโหลดใหม่คือการหลีกเลี่ยงการปรับเทียบใหม่ของผู้ใช้ ATX PLL
    2. กระบวนการกําหนดค่าช่อง TX / RX PMA ใหม่สามารถทําได้ก่อนหรือหลังจากกระบวนการโหลดซ้ํา
    3. ช่องตัวรับส่งสัญญาณจะถูกรีเซ็ตในระหว่างลําดับการโหลดใหม่ทั้งหมด

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Intel® Arria® 10 FPGA และ SoC FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้