ID บทความ: 000078242 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 26/06/2018

ทําไมอุปกรณ์ Stratix® 10 L-Tile หรือตัวรับส่งสัญญาณ H Tile PHY RTL ของฉันค้างอยู่ในสถานะรีเซ็ต

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • IP เอฟพีจีเอ Intel® Stratix® 10 ตัวรับส่งสัญญาณ L-Tile H-Tile Native PHY
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    การจําลอง PHY RTL ของอุปกรณ์ Stratix® 10 L-Tile หรือ H-Tile อาจค้างในสถานะรีเซ็ตหากคุณไม่ได้ใช้พัลส์ Power On Reset (POR) กับสัญญาณ reconfig_reset ของอินเทอร์เฟซการกําหนดค่าใหม่ของ Avalon Memory Mapped (AVMM)

    ความละเอียด

    หากต้องการหลีกเลี่ยงปัญหานี้ คุณสามารถใช้พัลส์ reconfig_clk 2 รอบกับสัญญาณ reconfig_reset ที่จุดเริ่มต้นของการจําลอง RTL ของคุณ

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    อุปกรณ์ที่ตั้งโปรแกรมได้ Intel®

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้