ID บทความ: 000078238 ประเภทข้อมูล: ข้อความแสดงข้อผิดพลาด การตรวจสอบครั้งล่าสุด: 13/03/2019

ข้อผิดพลาด (175001): Fitter ไม่สามารถวาง 1 LVDS_CHANNEL ซึ่งอยู่ภายใน Altera LVDS SERDES dpa_rx_x1_wo_pll_altera_lvds_170_q4dwfni

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

คุณอาจเห็นข้อผิดพลาดนี้หากคุณใช้การออกแบบ DPA LVDS ของช่องสัญญาณ DPA LVDS Arria® 10 ช่องโดยใช้อินสแตนซ์ 1 แชนเนลเดียวที่ประทับหลายครั้งในโหมด pll ภายนอก

ความละเอียด

การกําหนดค่าอินสแตนซ์เดียวที่ประทับหลายครั้งนี้ไม่รองรับการใช้โหมด pll ภายนอก หากจําเป็นต้องมีการออกแบบช่องสัญญาณ 8 ช่องสัญญาณโดยใช้โหมด pll ภายนอก จะต้องเลือกค่า 8 ช่องสัญญาณใน Altera LVDS SERDES IP

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

Intel® Arria® 10 FPGA และ SoC FPGA

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้