ID บทความ: 000078191 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 15/05/2013

ทําไม scanclk จึงหายไปเมื่อเปิดใช้งานทั้งตัวเลือกการเปลี่ยนเฟสแบบไดนามิกและการกําหนดค่าแบบไดนามิกในเมกะฟังก์ชัน Altera_PLL

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย scanclk จะไม่สามารถใช้งานได้เมื่อคุณเปิดใช้งานทั้งตัวเลือกการเปลี่ยนเฟสแบบไดนามิกและการกําหนดค่าแบบไดนามิกในเมกะฟังก์ชัน Altera_PLL คุณสามารถซิงโครไนซ์สัญญาณควบคุม Dynamic Phase Shift กับสัญญาณmgmt_clkที่มีเป็นพอร์ตอินพุตบนบล็อก Altera_PLL_RECONFIG

บทความที่เกี่ยวข้อง

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 15 ผลิตภัณฑ์

Stratix® V GS FPGA
Arria® V GZ FPGA
Cyclone® V E FPGA
Cyclone® V GX FPGA
Arria® V GT FPGA
Stratix® V GT FPGA
Stratix® V E FPGA
Stratix® V GX FPGA
Arria® V GX FPGA
Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Arria® V ST SoC FPGA
Arria® V SX SoC FPGA
Cyclone® V SE SoC FPGA
Cyclone® V ST SoC FPGA

ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

ติดต่อฝ่ายสนับสนุน

คำประกาศสิทธิ์

1

การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้