ID บทความ: 000078173 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 26/01/2015

การออกแบบตัวอย่างคอร์ IP 100GbE สําหรับรูปแบบอินเทอร์เฟซไคลเอนต์แบบกําหนดเองไม่สามารถคอมไพล์ได้

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    ปัญหาสำคัญ

    คำอธิบาย

    การออกแบบตัวอย่างที่ซอฟต์แวร์ Quartus II v14.1 สร้างขึ้น ด้วย 100Gbps อินเทอร์เฟซไคลเอนต์ที่กําหนดเองรูปแบบ 40-100GbE ไม่สามารถคอมไพล์คอร์ IP ได้สําเร็จ

    ความละเอียด

    หากต้องการแก้ไขปัญหานี้ ในไฟล์ <example_design_project_directory>/common/alt_e100_packet_client.v เปลี่ยนบรรทัดนี้

    6’hd : status_readdata <= {16’h0,sync_rx_sernum[95:64]};

    ด้วยรายการเปลี่ยนใหม่นี้

    6’hd : status_readdata <= {16’h0,sync_rx-sernum[15:0]};

    ปัญหานี้ได้รับการแก้ไขในเวอร์ชั่น 14.1 Update 1 ของ 40 และ Ethernet MAC 100-Gbps และ PHY IP Core

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    อุปกรณ์ที่ตั้งโปรแกรมได้ Intel®

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้