ID บทความ: 000078163 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 28/11/2014

จุดประสงค์ของหน้าจัดเก็บข้อมูลเขียนข้อมูลในองค์ประกอบลอจิกในALTASMI_PARALLELหรือAltera ASMI Parallel IP คืออะไร

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

เมื่อเปิดใช้งานตัวเลือกข้อมูล "การเขียนหน้า" ในองค์ประกอบลอจิก ในALTASMI_PARALLELหรือAltera® ASMI Parallel IP จะมีการใช้องค์ประกอบลอจิกหรือ ALM เพื่อจัดเก็บข้อมูลสําหรับการเขียนหน้าแทนบล็อกหน่วยความจําแบบฝังเฉพาะในอุปกรณ์

ตัวเลือกนี้ช่วยให้คุณสามารถลดการใช้ทรัพยากรหน่วยความจําเฉพาะเมื่อใช้ALTASMI_PARALLELหรือAltera ASMI Parallel IP พร้อมกับการดําเนินการเขียน

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 33 ผลิตภัณฑ์

Stratix® V GT FPGA
Stratix® V GX FPGA
Stratix® V E FPGA
Stratix® V GS FPGA
Stratix® IV GX FPGA
Cyclone® FPGA
Arria® V GZ FPGA
Cyclone® III LS FPGA
Arria® V GT FPGA
Arria® V ST SoC FPGA
Arria® V SX SoC FPGA
อุปกรณ์ HardCopy™ III ASIC
Cyclone® III FPGA
อุปกรณ์ HardCopy™ IV GX ASIC
Arria® II GZ FPGA
Arria® II GX FPGA
Arria® V GX FPGA
Arria® GX FPGA
Cyclone® II FPGA
Cyclone® V ST SoC FPGA
Stratix® II FPGA
Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Cyclone® V E FPGA
Cyclone® V GX FPGA
Cyclone® IV E FPGA
Cyclone® IV GX FPGA
Cyclone® V SE SoC FPGA
อุปกรณ์ HardCopy™ IV E ASIC
Stratix® II GX FPGA
Stratix® III FPGA
Stratix® IV E FPGA
Stratix® IV GT FPGA

ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

ติดต่อฝ่ายสนับสนุน

คำประกาศสิทธิ์

1

การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้