ID บทความ: 000078160 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 07/11/2017

พฤติกรรมที่คาดหวังของโหมด CDR Automatic Lock และโหมดแมนนวลล็อกคืออะไร

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

มีความแตกต่างในการทํางานของโหมดการล็อกอัตโนมัติ CDR และโหมดแมนนวลล็อก

  • ลักษณะการทํางานที่คาดไว้ของ CDR in โหมดอัตโนมัติ (ค่าเริ่มต้น =rx_set_locktodata = 1'b0, rx_set_locktoref = 1'b0):
    • CDR จะเข้าสู่โหมด "Locked to data" Phase Detector (PD) หลังจากประสบความสําเร็จกับโหมด "locked to reference clock" Phase Frequency Detector (PFD)
    • เมื่อยืนยันrx_is_lockedtodataแล้ว rx_is_lockedtorefจะถูกละเว้น
    • rx_is_lockedtorefจะถูกลบออกเมื่อไม่มีนาฬิกาอ้างอิง
    • rx_is_lockedtodataจะถูกเลี่ยนเมื่อไม่มีข้อมูลขาเข้าไปยังช่องสัญญาณ rx
    • rx_is_lockedtodataจะสลับเสมอเมื่อไม่มีสัญญาณขาเข้าไปยังช่องสัญญาณ rx นี่เป็นเพราะ CDR จะพยายามล็อกข้อมูลทุก 32k รอบจาก "Lock to reference" โดยอิงตามการวัด PPM ซึ่งจะทําให้การสลับrx_is_lockedtodataเมื่อไม่มีสัญญาณปรับใช้กับ rx
    • rx_is_lockedtodataจะถูกลบออกเมื่อความแตกต่างของ ppm อยู่นอกช่วงที่กําหนดโดยผู้ใช้
    • วัตถุประสงค์ของrx_is_lockedtorefและrx_is_lockedtodataคือการระบุว่า CDR อยู่ในโหมด PFD และ PD ตามลําดับ

 

  • ลักษณะการทํางานที่คาดไว้ของ CDR in โหมด LTR ด้วยตนเอง(rx_set_locktoref = 1'b1) เมื่อไม่มีนาฬิกาอ้างอิงอยู่:
    • CDR ถูกบีบให้ล็อกเพื่ออ้างอิงสัญญาณนาฬิกาตลอดเวลา (โหมด PFD) เมื่อrx_set_locktoref = 1'b1
    • หากนาฬิกาอ้างอิงไม่ทํางานนับตั้งแต่เปิดเครื่อง rx_is_lockedtorefจะเป็น 1'b0 ตลอดเวลา (CDR Block จะ หยุดทํางาน โดยไม่มีสัญญาณนาฬิกาอ้างอิง)
    • หากขาดนาฬิกาอ้างอิงไปครึ่งทางระหว่างโหมดผู้ใช้ rx_is_lockedtorefจะเป็น 1'b1 ตลอดเวลา
    • วัตถุประสงค์ของrx_is_lockedtorefคือการระบุว่า CDR อยู่ในโหมด PFD

 

  • ลักษณะการทํางานที่คาดไว้ของ CDR in ด้วยตนเอง โหมด LTD(rx_set_locktodata = 1'b1) เมื่อไม่มีข้อมูลขาเข้า:
    • CDR ถูกบีบให้ล็อกข้อมูลตลอดเวลา (โหมด PD) เมื่อrx_set_locktodata = 1'b1
    • rx_is_lockedtodataจะถูกระบุไว้ตลอดไปแม้ว่าจะไม่มีข้อมูลขาเข้าไปยังช่องสัญญาณ rx ก็ตาม
    • วัตถุประสงค์ของ rx_is_lockedtodata คือการระบุว่า CDR อยู่ในโหมด PD

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 4 ผลิตภัณฑ์

Intel® Arria® 10 FPGA และ SoC FPGA
Arria® V FPGA และ SoC FPGA
Cyclone® V FPGA และ SoC FPGA
Stratix® V FPGA

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้