คำอธิบาย
คุณอาจได้รับข้อผิดพลาดนี้เมื่อจําลองไฟล์เอาต์พุต Verilog HDL จาก MAX PLUS®ซอฟต์แวร์ II ในการจําลอง VCS ของ Viewlogic เนื่องจากคําสั่ง Verilog HDL ที่ใช้ในซอฟต์แวร์ MAX PLUS II เข้ากันได้กับคําสั่ง Cadence Verilog HDL แต่อาจไม่สามารถใช้งานได้กับคําสั่ง Verilog HDL ของผู้จําหน่ายเครื่องมือ EDA ทั้งหมด
ในการแก้ไขข้อผิดพลาดนี้ ให้ค้นหาไฟล์ veriuser.c และ Convert_hex2ver.o ที่มาพร้อมกับอินเทอร์เฟซการจําลอง Cadence Verilog-XL ที่มาพร้อมกับซอฟต์แวร์ MAX PLUS II สําหรับเวิร์คสเตชัน UNIX ตําแหน่งการติดตั้งเริ่มต้นสําหรับไฟล์เหล่านี้คือ ไดเรกทอรี /usr/maxplus2/cadence/verilog คอมไพล์ไฟล์ veriuser.c ผ่านอินเทอร์เฟซภาษาโปรแกรมได้ (PLI) และคัดลอก veriuser.c ที่คอมไพล์แล้วและไฟล์ Convert_hex2ver.o ลงในไดเรกทอรีการจําลองของคุณ