ID บทความ: 000078118 ประเภทข้อมูล: ข้อความแสดงข้อผิดพลาด การตรวจสอบครั้งล่าสุด: 31/03/2014

ข้อผิดพลาด (129036): เอาต์พุตพอร์ต DATAOUT บนอะตอม "<slave dqs="" signal="">"ซึ่งเป็นการarriav_delay_chainเชิงประพฤติมิได้เชื่อมต่อกับปลายทางที่ถูกต้อง</slave>

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

ข้อผิดพลาดนี้อาจเกิดขึ้นในระหว่างการสังเคราะห์เมื่อสัญญาณafi_reset_nของตัวควบคุม Slave ไม่ได้เชื่อมต่อกับเอาต์พุตafi_reset_nของคอนโทรลเลอร์หลัก

ความละเอียด

เชื่อมต่อafi_reset_nของคอนโทรลเลอร์ Slave เข้ากับเอาต์พุตafi_reset_nของคอนโทรลเลอร์หลัก

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 21 ผลิตภัณฑ์

Arria® II GX FPGA
Stratix® IV GT FPGA
Stratix® V GT FPGA
Cyclone® V GX FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
Stratix® III FPGA
Stratix® IV GX FPGA
Arria® II GZ FPGA
Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Stratix® V GX FPGA
Cyclone® V E FPGA
Stratix® V E FPGA
Arria® V GT FPGA
Stratix® IV E FPGA
Cyclone® V SE SoC FPGA

ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

ติดต่อฝ่ายสนับสนุน

คำประกาศสิทธิ์

1

การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้