ID บทความ: 000078117 ประเภทข้อมูล: ข้อมูลผลิตภัณฑ์และเอกสารประกอบ การตรวจสอบครั้งล่าสุด: 01/10/2013

การจัดกลุ่มพิน DQ ส่งผลต่อการใช้งานบล็อกการยกเลิกชิป (OCT) ในอุปกรณ์ Stratix® V อย่างไร

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

ในอุปกรณ์ Stratix® V พิน I/O จะถูกจัดกลุ่มเป็นกลุ่ม x4 และพิน I/O ทั้งหมดภายในกลุ่มเดียวสามารถขับเคลื่อนได้ด้วยบล็อก OCT หนึ่งบล็อกเท่านั้น เมื่อกําหนดตําแหน่งพินให้กับพิน DQS/DQ พินที่มอบหมายให้กลุ่ม x4 เดียวกันควรแชร์บล็อกการสอบเทียบ OCT เดียวกันหรืออย่าใช้ OCT หากไม่เป็นไปตามข้อกําหนดนี้

 

หากคุณไม่เป็นไปตามข้อกําหนดนี้ คุณจะเห็นข้อผิดพลาดที่เหมาะสมต่อไปนี้:

 

ข้อผิดพลาด (175020): ข้อจํากัดของชื่อพิน ต่อภูมิภาคเป็นค่าการ

 

ข้อผิดพลาด (175005): ไม่พบตําแหน่งที่มี: OCT_CAL_BLOCK_ID ของ

 

ข้อผิดพลาด (171000): ไม่สามารถใส่การออกแบบในอุปกรณ์ได้

ความละเอียด

ใน Pin Planner ให้คลิกขวาที่แผนผังพิน เลือก "แสดงพิน DQ/DQS" ตามด้วย "ในโหมด x4" บล็อก I/O มีความแตกต่างด้วยสี พิน I/O ที่อยู่ในบล็อก I/O เดียวกันมีสีเดียวกัน ตรวจสอบให้แน่ใจว่าพิน I/O ที่มอบหมายให้มีสีเดียวกันแชร์บล็อกการสอบเทียบ OCT เดียวกันหรือไม่ใช้ OCT

 

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 4 ผลิตภัณฑ์

Stratix® V E FPGA
Stratix® V GS FPGA
Stratix® V GT FPGA
Stratix® V GX FPGA

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้