ID บทความ: 000078109 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 11/09/2012

ฉันสามารถอ่านค่าของพิน I/O ในตรรกะคอร์เมื่อใช้คุณสมบัติ Bus Hold ได้หรือไม่

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

ได้ คุณสามารถอ่านค่าของพิน I/O ในตรรกะคอร์ เมื่อใช้คุณสมบัติ Bus Hold

คุณควรสร้างอินสแตนซ์ของพินเป็นพินสองทิศทาง  เมื่อใช้คุณสมบัติ Bus Hold จะเก็บเนื้อหาของเอาต์พุตเมื่อไม่ได้ขับเคลื่อน (Tri-state) อีกต่อไป คุณจะสามารถอ่านด้านอินพุตของพินแบบสองทิศทางได้

ความละเอียด

 

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 37 ผลิตภัณฑ์

Arria® V GX FPGA
Arria® V GT FPGA
Arria® V ST SoC FPGA
Arria® V SX SoC FPGA
Cyclone® FPGA
Arria® II GZ FPGA
Cyclone® II FPGA
Cyclone® V E FPGA
Cyclone® V ST SoC FPGA
Cyclone® V SX SoC FPGA
Cyclone® V SE SoC FPGA
อุปกรณ์ HardCopy™ III ASIC
อุปกรณ์ HardCopy™ IV GX ASIC
อุปกรณ์ HardCopy™ IV E ASIC
MAX® II CPLD
MAX® II Z CPLD
MAX® V CPLD
Stratix® V GT FPGA
Stratix® V E FPGA
Stratix® V GS FPGA
Arria® GX FPGA
Arria® II GX FPGA
เอฟพีจีเอ Stratix®
เอฟพีจีเอ Stratix® GX
Stratix® II FPGA
Stratix® II GX FPGA
Stratix® III FPGA
Stratix® IV GX FPGA
Cyclone® III FPGA
Cyclone® III LS FPGA
Cyclone® IV E FPGA
Cyclone® IV GX FPGA
Cyclone® V GX FPGA
Cyclone® V GT FPGA
Stratix® IV GT FPGA
Stratix® IV E FPGA
Stratix® V GX FPGA

ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

ติดต่อฝ่ายสนับสนุน

คำประกาศสิทธิ์

1

การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้