ID บทความ: 000078102 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 29/08/2012

ฉันสามารถละเลยการละเมิดเวลาการตั้งค่าโดเมนนาฬิกาที่แตกต่างกันภายใน Altera XAUI PHY IP ได้หรือไม่

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    คุณสามารถสังเกตได้ว่ามีการละเมิดเวลาการตั้งค่าในโดเมนนาฬิกาด้านล่างภายในAltera® IP XAUI PHY

    เริ่มนาฬิกา:
    phy_mgmt_clk

    นาฬิกาแลตช์: xaui_phy0|xaui_phy_plda_inst|xaui_phy|hxaui_0|use_device_family_siv_sv.hxaui_alt4gxb| hxaui_alt4gxb_alt4gxb_dksa_component|central_clk_div0|คอร์กเอาต์

    พาธล้มเหลวเกิดจาก โดเมนนาฬิกาหนึ่งกําลังซิงโครไนซ์กับโดเมนนาฬิกาอื่น และมีการลงทะเบียนตัวซิงโครไนซ์ 2 รายการสําหรับแต่ละพาธที่ล้มเหลว

    ความละเอียด

    เพื่อแก้ไขปัญหานี้ คุณสามารถ ละเลยการละเมิดเวลาการตั้งค่าโดเมนนาฬิกาที่แตกต่างกันภายใน Altera XAUI PHY IP

    ปัญหานี้จะได้รับการแก้ไขในซอฟต์แวร์ Quartus® II เวอร์ชันในอนาคต

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    อุปกรณ์ที่ตั้งโปรแกรมได้ Intel®

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้