ปัญหาสำคัญ
คำอธิบาย
ในการออกแบบที่มีที่อยู่และนาฬิกาคําสั่งแยกต่างหาก เอาต์พุต ODT จะเริ่มจากสัญญาณนาฬิกาของระบบ ไม่ใช่จากที่อยู่นี้ และคําสั่งนาฬิกา
ปัญหานี้มีผลต่อการกําหนดค่าต่อไปนี้:
- คอนโทรลเลอร์ DDR2 SDRAM (ไม่ใช่ DDR SDRAM)
- ODT เปิดอยู่
- ตั้งความหน่วงของ CAS เป็นสาม
- การออกแบบใช้ที่อยู่และนาฬิกาคําสั่งแยกต่างหากและไม่ นาฬิการะบบเริ่มต้น
ปัญหานี้ไม่มีผลกระทบด้านการออกแบบ
ความละเอียด
ใช้ความหน่วง CAS ที่สี่ ซึ่งหมายความว่าจะมีรอบเพิ่มเติมหนึ่งรอบ ความหน่วงแฝงในการอ่าน หรือใช้คอนโทรลเลอร์ DDR2 SDRAM ประสิทธิภาพสูง ซึ่งใช้ฟังก์ชัน ALTMEMPHY เพื่อถ่ายโอนที่อยู่ทั้งหมด และสั่งเอาต์พุตไปยังสัญญาณนาฬิกาที่ถูกต้อง
ปัญหานี้จะไม่ได้รับการแก้ไข