ID บทความ: 000078045 ประเภทข้อมูล: ข้อมูลผลิตภัณฑ์และเอกสารประกอบ การตรวจสอบครั้งล่าสุด: 12/09/2012

ฉันจะตรวจสอบพฤติกรรมที่สอดคล้องกันระหว่าง Avalon-MM และ Avalon-ST PCIE HIP ในตระกูลอุปกรณ์ Stratix V ได้อย่างไร

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    สําหรับตระกูลอุปกรณ์ Stratix® V เพื่อให้แน่ใจว่ามีพฤติกรรมที่สอดคล้องกันระหว่าง Avalon®-MM และ Avalon-ST PCI Express® Hard IP ต้องเปลี่ยนพารามิเตอร์ 3 ตัวจากอุปกรณ์ห่อหุ้ม Avalon-MM เพื่อให้ตรงกับค่าเริ่มต้นในห่อหุ้ม Avalon-ST

    ความละเอียด

    ในไฟล์ altpcie_sv_hip_avmm_hwtcl.v ให้มองหาคําจํากัดความพารามิเตอร์ต่อไปนี้ใกล้กับด้านบนของไฟล์ (ประมาณบรรทัดที่ 37 และ 148) และทําการเปลี่ยนแปลงที่ระบุ:

       parameter deskew_comma_hwtcl = "skp_eieos_deskw",
       พารามิเตอร์ rx_cdc_almost_full_hwtcl = 6
       พารามิเตอร์ tx_cdc_almost_full_hwtcl = 6

    เปลี่ยนเป็น:

       parameter deskew_comma_hwtcl = "com_deskw"
       พารามิเตอร์ rx_cdc_almost_full_hwtcl = 12,
       พารามิเตอร์ tx_cdc_almost_full_hwtcl = 11

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 2 ผลิตภัณฑ์

    Stratix® V GT FPGA
    Stratix® V GX FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้