ID บทความ: 000078024 ประเภทข้อมูล: ข้อความแสดงข้อผิดพลาด การตรวจสอบครั้งล่าสุด: 28/05/2013

ข้อผิดพลาด (12252): Link_test_sopc_sys.clk.clk_reset/checker_0.csr_clk_reset: ไม่มีจุดเชื่อมต่อ (ลอง "ลบการเชื่อมต่อออก")

สิ่งแวดล้อม

  • รีเซ็ต
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    คุณอาจพบข้อผิดพลาด Quartus® II ต่อไปนี้หากคุณพยายามคอมไพล์ชุดเครื่องมือ Stratix® IV และ V Transceiver เวอร์ชั่น 12.1 ใหม่ด้วย Quartus II 13.0:

    1. ข้อผิดพลาด (12252): Link_test_sopc_sys.clk.clk_reset/checker_0.csr_clk_reset: ไม่มีปลายการเชื่อมต่อ (ลอง "ลบการเชื่อมต่อที่ยุ่งเหยิง")
    2. ข้อผิดพลาด (12252): Checker_0_csr_slave_translator.avalon_anti_slave_0: ไม่สามารถเชื่อมต่อ checker_0_csr_slave_translator.reset ได้เนื่องจาก checker_0.reset ไม่ได้เชื่อมต่ออยู่
    3. ข้อผิดพลาด (12077): อินสแตนซ์โหนด "auto_hub" สร้างอินสแตนซ์ใหม่ด้วยพารามิเตอร์ที่ไม่รู้จัก "BROADCAST_FEATURE"
    ความละเอียด

    ทําตามขั้นตอนต่อไปนี้ใน Qsys เพื่อลบข้อผิดพลาด:

    1. คลิก "ลบการเชื่อมต่อที่หลงผิด"
    2. ทําการรีเซ็ตเป็นตัวสร้างและบล็อกตัวตรวจสอบ
    3. ถอดไฟล์ออกด้วย "sld_*" นําหน้าจากโฟลเดอร์ Megafunctions™ ในตัวอย่างการออกแบบ

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 6 ผลิตภัณฑ์

    Stratix® V GX FPGA
    Stratix® V GT FPGA
    Stratix® V GS FPGA
    Stratix® IV GX FPGA
    Stratix® IV GT FPGA
    Stratix® IV FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้