ID บทความ: 000078023 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 01/07/2013

อินเทอร์เฟซหน่วยความจําฮาร์ดอาจล้มเหลวในการจําลอง VHDL ในอุปกรณ์ Arria V และ Cyclone V

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    ปัญหาสำคัญ

    คำอธิบาย

    ปัญหานี้มีผลต่อ DDR2 และ DDR3, LPDDR2, QDR II, RLDRAM ผลิตภัณฑ์ II และ RLDRAM 3

    อินเทอร์เฟซหน่วยความจําฮาร์ดบนอุปกรณ์ Arria V และ Cyclone V อาจ การจําลอง VHDL ล้มเหลวด้วย NC Sim หรือ Aldec Riviera-PRO

    ความละเอียด

    วิธีแก้ไขปัญหาสําหรับปัญหานี้คือการเปิดไฟล์ที่สร้างขึ้น altera_mem_if_hard_memory_controller_top_arriav.sv และลบพารามิเตอร์ต่อไปนี้:

    VECT_ATTR_COUNTER_ONE_MASK

    VECT_ATTR_COUNTER_ONE_MATCH

    VECT_ATTR_COUNTER_ZERO_MASK

    VECT_ATTR_COUNTER_ZERO_MATCH

    VECT_ATTR_DEBUG_SELECT_BYTE

    ปัญหานี้จะได้รับการแก้ไขในเวอร์ชันในอนาคต

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    อุปกรณ์ที่ตั้งโปรแกรมได้ Intel®

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้