ID บทความ: 000078009 ประเภทข้อมูล: ข้อมูลผลิตภัณฑ์และเอกสารประกอบ การตรวจสอบครั้งล่าสุด: 20/08/2014

ฉันจะสร้างการรีเซ็ตแบบ Hotstream จาก Altera Hard IP สําหรับพอร์ตราก PCI Express Avalon-ST ได้อย่างไร

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

การปรับปรุงแก้ไขข้อมูลจําเพาะ PCI Express® 3.0 อธิบาย Hot Reset และวิธีส่งสัญญาณบนลิงก์

ในพอร์ต Altera® Root ให้ตั้งค่าบิต[6] รีเซ็ตบัสสํารอง ของ การลงทะเบียนการควบคุม Bridge (0x03E) ทําให้เกิด Hot Reset โปรดดู ที่ หัวข้อ 7.5.3.6 ของการปรับปรุงข้อมูลจําเพาะ PCIe 3.0

นี่คือการลงทะเบียนพื้นที่กําหนดค่า Type 1 ซึ่งเข้าถึงได้โดยออก Type 0 Configuration TLP

ความละเอียด

 

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 15 ผลิตภัณฑ์

Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Stratix® V GX FPGA
Stratix® V GT FPGA
Cyclone® V GX FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
Intel® Arria® 10 GT FPGA
Arria® V GT FPGA
Intel® Arria® 10 GX FPGA
Intel® Arria® 10 SX SoC FPGA

ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

ติดต่อฝ่ายสนับสนุน

คำประกาศสิทธิ์

1

การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้