ID บทความ: 000078006 ประเภทข้อมูล: ข้อมูลผลิตภัณฑ์และเอกสารประกอบ การตรวจสอบครั้งล่าสุด: 27/08/2013

ฉันจะรักษาลําดับตัวนับเอาต์พุต PLL หรือป้องกันการผสานตัวนับเอาต์พุต PLL สําหรับอุปกรณ์ Stratix V, Arria V และ Cyclone V ในซอฟต์แวร์ Quartus II เวอร์ชัน 12.0 SP2 และก่อนหน้าได้อย่างไร

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย การมอบหมาย Preserve PLL Counter Order ไม่รองรับในซอฟต์แวร์ Quartus® II เวอร์ชั่น 12.0 SP2 และเวอร์ชันก่อนหน้าสําหรับอุปกรณ์ Stratix® V, Arria® V และ Cyclone® V
    ความละเอียด

    คุณสามารถใช้ข้อจํากัดตําแหน่ง PLLOUTPUTCOUNTER เพื่อป้องกันตัวนับเอาต์พุต PLL จากการหมุนไปยังตําแหน่งเอาต์พุต PLL อื่นหรือการผสานรวมอัตโนมัติในระหว่างการคอมไพล์

    นี่เป็นตัวอย่างของข้อจํากัดตําแหน่งตัวนับ PLL ในไฟล์ .qsf:

    set_location_assignment PLLOUTPUTCOUNTER_X98_Y113_N1 -to "pll0:inst|pll0_0002:pll0_inst|altera_pll:altera_pll_i|outclk[0]"

    set_location_assignment PLLOUTPUTCOUNTER_X98_Y115_N1 -to "pll0:inst|pll0_0002:pll0_inst|altera_pll:altera_pll_i|outclk[1]"

    set_location_assignment PLLOUTPUTCOUNTER_X98_Y114_N1 -to "pll0:inst|pll0_0002:pll0_inst|altera_pll:altera_pll_i|outclk[2]"

    โปรดทราบว่าซอฟต์แวร์ Quartus II จะวางตัวนับเอาต์พุต PLL เพื่อให้มั่นใจว่าการออกแบบจะทํางานได้ตามปกติที่สุด  คุณอาจพบข้อผิดพลาดที่พอดีหากคุณวางเคาน์เตอร์ในสถานที่ที่ไม่สามารถรองรับพัดลมที่ต้องการได้  ในการใช้การจัดวางตัวนับที่เหมาะสมที่สุด ก่อนอื่นคุณควรคอมไพล์โครงการและดูรายงาน สรุปการใช้ PLL เพื่อรับตําแหน่งเคาน์เตอร์ PLL  เพื่อป้องกันไม่ให้ตัวนับถูกผสานอัตโนมัติ ให้เปลี่ยนเฟสเฉพาะแต่ละตัว เมื่อคุณใช้การกําหนดตําแหน่งเคาน์เตอร์แล้ว คุณสามารถกู้คืนการเปลี่ยนแปลงเฟสที่ต้องการในAlteraการทํางานเมกะ PLL

    มีการใช้คุณสมบัติเพื่อป้องกันการหมุนอัตโนมัติและการผสานตัวนับ PLL อัตโนมัติในซอฟต์แวร์ Quartus II เวอร์ชั่น 12.1

    บทความที่เกี่ยวข้อง

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 14 ผลิตภัณฑ์

    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA
    Arria® V GX FPGA
    Arria® V GT FPGA
    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Stratix® V GX FPGA
    Stratix® V GT FPGA
    Cyclone® V GX FPGA
    Stratix® V GS FPGA
    Arria® V SX SoC FPGA
    Cyclone® V SE SoC FPGA
    Cyclone® V E FPGA
    Stratix® V E FPGA

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้