ID บทความ: 000078004 ประเภทข้อมูล: ข้อความแสดงข้อผิดพลาด การตรวจสอบครั้งล่าสุด: 13/11/2018

ข้อผิดพลาดอาจเกิดขึ้นขณะจําลองการออกแบบ VHDL เมื่อเปิดใช้งาน MMR โดยใช้ VCS-MX

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    ปัญหาสำคัญ

    คำอธิบาย

    ข้อผิดพลาดการแบ่งส่วนอาจเกิดขึ้นได้เมื่อจําลองARRIA 10 EMIF IP ใน VHDL ด้วย เปิดใช้งาน MMR โดยใช้ Synopsys VCS-MX

    ความละเอียด

    วิธีแก้ไขปัญหาสําหรับปัญหานี้มีดังนี้:

    1. เรียกใช้ vhdlan โดยไม่มีตัวเลือก -xlrm
    2. เรียกใช้ vcs ด้วยตัวเลือก -xlrm

    ปัญหานี้จะได้รับการแก้ไขในเวอร์ชันในอนาคต

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Intel® Arria® 10 FPGA และ SoC FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้