ID บทความ: 000077988 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 15/12/2014

การสังเคราะห์ล้มเหลวด้วย "ข้อผิดพลาด (10170): Verilog HDL error." สําหรับการออกแบบที่ใช้เครื่องมือดีบักกับ Qsys Interconnect

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    ปัญหาสำคัญ

    คำอธิบาย

    ในซอฟต์แวร์ Quartus II เวอร์ชั่น 14.1 การสังเคราะห์ล้มเหลวในการออกแบบโดยใช้เครื่องมือเชื่อมต่อระหว่างกันของ Qsys ซอฟต์แวร์ Quartus II จะแสดงข้อผิดพลาดที่คล้ายกับต่อไปนี้:

    Error (10170): Verilog HDL syntax error at _mm_interconnect_0_monitor_m_0_master_gatherer.sv(423) near text "-"
    ความละเอียด

    คุณต้องใช้ซอฟต์แวร์ Quartus II เวอร์ชั่น 13.1 หรือ 14.0 หากใช้เครื่องมือดีบักกับการเชื่อมต่อระหว่าง Qsys ปัญหานี้จะได้รับการแก้ไขในซอฟต์แวร์ที่ออกใหม่ในอนาคต

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    อุปกรณ์ที่ตั้งโปรแกรมได้ Intel®

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้