ปัญหาสำคัญ
เมื่อคุณกําหนดค่าคอร์ DisplayPort TX เป็นการกําหนดค่าใดๆ ที่เปิดใช้งาน นาฬิกาพิกเซลทํางานเร็วกว่านาฬิกาลิงก์ TX เป็นอย่างน้อย 6 ตัว ภาพอาจไม่แสดงขึ้นบนหน้าจอ
ปัญหานี้เกิดจากการโอเวอร์โฟลว์เป็นระยะใน DCFIFO ที่ข้าม ข้อมูลวิดีโอจากนาฬิกาพิกเซลเพื่อเชื่อมโยงโดเมนนาฬิกา ตัวอย่างเช่น ปัญหานี้จะเกิดขึ้น หากคุณปรับตั้งค่าคอร์ TX เป็น 1 พิกเซลต่อนาฬิกา และสัญลักษณ์ 4 ตัวต่อนาฬิกาที่ RBR (1.62 Gbps) ที่มี 4 เลนเพื่อส่ง1856x1392@75 Hz ที่ 18 bpp โดยเฉพาะอย่างยิ่งนี้ กรณี นาฬิกาพิกเซลคือ 288 MHz และนาฬิกาลิงก์คือ 40.5 MHz DCFIFO จะ ล้นและคุณจะไม่เห็นผลลัพธ์ของภาพ
หากต้องการแก้ไขปัญหานี้ เปลี่ยนพิกเซลต่อนาฬิกา สัญลักษณ์ต่อนาฬิกา ลิงก์ อัตราและการกําหนดค่าจํานวนเลนเพื่อลดอัตราส่วนของพิกเซลนาฬิกากับลิงก์ TX นาฬิกา ตัวอย่างเช่น ในการส่ง1856x1392@75Hzที่ 18bpp คุณสามารถใช้ 1 พิกเซลต่อ นาฬิกา, 4 สัญลักษณ์ต่อนาฬิกา, HBR (2.7 Gbps) ที่มี 2 เลน เพื่อให้นาฬิกาพิกเซลอยู่ 288 MHz และ TX Link Clock คือ 67.5 MHz
ปัญหานี้ได้รับการแก้ไขในเวอร์ชัน 16.0 ของคอร์ DisplayPort IP