คำอธิบาย
เนื่องจากปัญหาในซอฟต์แวร์ Quartus II เวอร์ชั่น 11.0 และใหม่กว่า Netlists เอาต์พุตในรูปแบบ SystemVerilog อาจมีชื่อที่ผิดกฎหมายพร้อมด้วยช่องว่างเพิ่มเติมที่ใส่ไว้
ตัวอย่างเช่น สายหรือเน็ตที่เปลี่ยนชื่อโดยซอฟต์แวร์ Quartus II อาจมีพื้นที่สีขาวเพิ่มเติม:
"\ renamed_net_3~0_combout”
ความละเอียด
หากต้องการแก้ไขปัญหานี้ ให้ทําตามขั้นตอนด้านล่าง:
- ในเมนู Quartus II Assignments คลิก การตั้งค่า
- จากรายการหมวดหมู่ ให้ขยาย การตั้งค่าเครื่องมือ EDA และคลิก การจําลอง
- เปิดตัวเลือกแมปอักขระ HDL ที่ไม่ถูกต้อง