ID บทความ: 000077956 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 11/09/2012

ทําไมALTLVDS_TXเมกะฟังก์ชันไม่รองรับปัจจัยการแบ่ง outclock ของฉัน

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

มีปัญหากับALTLVDS_TXเมกะฟังก์ชันในซอฟต์แวร์ Quartus® II เวอร์ชั่น 9.0

ปลั๊กอิน ALTLVDS_TX MegaWizard™ อย่างไม่ถูกต้องไม่อนุญาตให้ใช้การตั้งค่า outclock divide factor (B) บนพอร์ตtx_outclockที่ให้ความถี่สัญญาณนาฬิกาเอาต์พุตระหว่าง 717 และ 800 MHz สําหรับอุปกรณ์เกรดความเร็ว Stratix® III หรือ Stratix IV C2

หากต้องการแก้ไขปัญหานี้ ให้ทําตามขั้นตอนเหล่านี้:

  1. เปิดพรอมต์คําสั่ง
  2. นําทางไปยังไดเรกทอรีที่มีไฟล์ห่อหุ้มที่สร้างขึ้นโดยตัวช่วยสร้าง
  3. พิมพ์คําสั่งต่อไปนี้ด้วย B factor และชื่อไฟล์ที่เกี่ยวข้อง:

    qmegawiz -silent OUTCLOCK_DIVIDE_BY=

หรืออาจแก้ไขไฟล์ห่อหุ้มที่สร้างขึ้นโดยตัวช่วยสร้างด้วยตนเองเพื่อเปลี่ยนพารามิเตอร์ outclock_divide_by เป็นปัจจัย B ที่ต้องการ

ปัญหานี้ได้รับการแก้ไขในซอฟต์แวร์ Quartus II เวอร์ชั่น 9.1

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 2 ผลิตภัณฑ์

Stratix® III FPGA
Stratix® IV FPGA

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้