ID บทความ: 000077945 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 11/09/2012

ทําไม IP คอนโทรลเลอร์ที่ใช้ QDRII SRAM UniPHY จึงไม่สร้างสัญญาณ QVLD สําหรับอินเทอร์เฟซ

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

ไม่ได้สร้างสัญญาณ QVLD เนื่องจากไม่ได้ถูกใช้โดย QDRII SRAM UniPHY based Controller IP เพื่อตรวจสอบว่าข้อมูลที่จะกลับมาใช้งานได้หรือไม่

IP ที่ใช้ QDRII SRAM UniPHY ใช้กระบวนการสอบเทียบเพื่อระบุเวลาแฝงในการอ่านที่แน่นอน เช่น ใช้เวลาในการส่งข้อมูลที่ถูกต้องกลับมาจากอุปกรณ์ QDRII SRAM นานเท่าใดหลังจากได้รับคําสั่งอ่านโดย IP

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 8 ผลิตภัณฑ์

Stratix® V GS FPGA
Stratix® V GT FPGA
Stratix® V GX FPGA
Stratix® V E FPGA
Stratix® IV E FPGA
Stratix® IV GT FPGA
Stratix® IV GX FPGA
Stratix® III FPGA

ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

ติดต่อฝ่ายสนับสนุน

คำประกาศสิทธิ์

1

การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้