ปัญหาสำคัญ
สําหรับตัวแปรโหมด ผูกมัด กับ เลนต่ออุปกรณ์แปลง (L) ที่มากกว่า 6 คุณจะพบข้อผิดพลาดต่อไปนี้เมื่อสร้าง ไฟล์การจําลอง:
Error: No valid setting found for the specified output frequency ( MHz), pma width() and Master CGB division factor(1). Your selection of Bandwidth setting may also contribute to this issue.
สําหรับตัวแปรโหมด ที่ไม่ได้ผูกมัด กับ L>6 คุณอาจประสบกับการจําลอง ล้ม เหลว
การทดสอบคอร์ IP ที่มีอยู่ใช้การเชื่อมการชดเชยผลตอบรับ PLL การกําหนดค่าสําหรับโหมดการเชื่อมและการกําหนดค่าการเชื่อม x1 สําหรับโหมดที่ไม่ได้ผูกมัด คุณ ต้องสร้าง ATX PLL ใหม่จากแคตตาล็อก IP และเปลี่ยนการกําหนดค่าการเชื่อม การเชื่อม x6/xN สําหรับโหมดการผูกมัด หรือการเชื่อม xN สําหรับโหมดที่ไม่ได้ผูกมัด
ปัญหานี้มีผลต่อการทดสอบคอร์ IP JESD204B ที่มุ่งเป้าไปที่Arria 10 อุปกรณ์
สร้างตัวรับส่งสัญญาณ Arria 10 ATX PLL จากแคตตาล็อก IP ด้วยข้อมูลต่อไปนี้ การตั้งค่าพารามิเตอร์:
แบนด์วิดธ์: ปานกลาง
ความถี่เอาต์พุต PLL: อัตรา/2
ความถี่สัญญาณนาฬิกาอ้างอิง PLL จํานวนเต็ม: อัตรา /20 (สําหรับ Hard PCS), อัตรา/40 (สําหรับ Soft PCS)
เลือก รวมบล็อกเจนเนอเรชั่นนาฬิกาหลัก
สําหรับโหมดผูกมัด ให้เลือก เปิดใช้งานพอร์ตเอาต์พุตสัญญาณนาฬิกาเชื่อม, PMA ความกว้างของอินเทอร์เฟซ = 20 (สําหรับ Hard PCS) หรือความกว้างของอินเทอร์เฟซ PMA = 40 (สําหรับ Soft พีซี)
สําหรับโหมดที่ไม่ได้เชื่อมต่อ ให้เลือก เปิดใช้งานเอาต์พุตสัญญาณนาฬิกาความเร็วสูงแบบ x6/xN ที่ไม่ได้ผูกไว้ พอร์ต
หากต้องการทราบรายละเอียดเกี่ยวกับการปรับใช้โหมดการเชื่อมข้อมูล โปรดดู Arria 10 Transceiver PHY คู่มือผู้ใช้ " การปรับใช้โหมดการเชื่อม x6/xN" และ "การปรับใช้การกําหนดค่าแบบมัลติแชนเนล xN แบบไม่ผูกมัด" หัว ข้อ
ปัญหานี้จะได้รับการแก้ไขในรุ่นในอนาคต