ปัญหาสำคัญ
คำอธิบาย
รูปแบบคอร์ IP CPRI ที่สร้างขึ้นใน VHDL และเป้าหมาย อุปกรณ์ 28-nm ไม่สามารถจําลองได้สําเร็จใน Aldec Riviera-PRO จำลอง
ตัวจําลองแสดงข้อความแสดงข้อผิดพลาดต่อไปนี้:
ELAB2: Fatal Error: ELAB2_0103 Input and inout ports
of type reg are not allowed in Verilog modules instantiated in VHDL.
ความละเอียด
ใช้ตัวจําลองอื่นเพื่อจําลองคอร์ CPRI IP VHDL ของคุณ รูปแบบที่มุ่งเป้าไปยังอุปกรณ์ 28 nm
ปัญหานี้ได้รับการแก้ไขในเวอร์ชัน 13.0 ของซอฟต์แวร์ Quartus II