ID บทความ: 000077900 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 13/08/2012

ความหน่วงแฝงของตัวรับส่งสัญญาณrx_syncstatusที่คลี่คลายลงหลังจากการตรวจสอบการเชื่อมต่อของสัญญาณrx_enapatternalignในอุปกรณ์ Stratix IV GX/T, Arria II GX/Z และอุปกรณ์ IV GX Cyclone

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

ความหน่วงแฝงของตัวรับส่งสัญญาณrx_syncstatusสัญญาณลบการยืนยันหลังจากการยืนยันสัญญาณrx_enapatternalignใน Stratix® IV GX/T, Arria® II GX/Z และอุปกรณ์ Cyclone® IV GX จะขึ้นอยู่กับดาต้าพาธข้อมูล Rx PCS ที่ใช้งาน

Word Aligner Block เป็นบล็อกแรกใน DATAPath ของ PCS สัญญาณ rx_enapatternalign เป็นอินพุตแบบอสมวารไปยังบล็อก Word Aligner สัญญาณ rx_syncstatus เป็นเอาต์พุตซิงโครนัสจาก Word Aligner Block และมีความหน่วงแฝงเช่นเดียวกับ Datapath Rx PCS ดังนั้นความหน่วงแฝงของrx_syncstatus de-asserting หลังจากการยืนยันสัญญาณrx_enapatternalignเท่ากับความหน่วงแฝงของข้อมูล PCS จาก Word Aligner

แผนภาพหมายถึงความหน่วงแฝงเป็นหนึ่งในรอบสัญญาณนาฬิกาrx_clkoutในStratix IV GX/T, Arria II GX/Z และคู่มืออุปกรณ์ Cyclone IV GX จะได้รับการอัปเดตในหลักสูตรที่กําหนด

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 5 ผลิตภัณฑ์

Cyclone® IV GX FPGA
Arria® II GZ FPGA
Arria® II GX FPGA
Stratix® IV GT FPGA
Stratix® IV GX FPGA

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้