ID บทความ: 000077899 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 26/02/2013

RapidIO IP Core ไม่ได้ใช้ลําดับการรีเซ็ต Stratix IV GX ที่แนะนํา

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
  • รีเซ็ต
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    ปัญหาสำคัญ

    คำอธิบาย

    รูปแบบคอร์ IP RapidIO ที่กําหนดเป้าหมายอุปกรณ์ IV GX Stratix อย่าใช้ลําดับการรีเซ็ตที่แนะนําใน Stratix IV คู่มืออุปกรณ์ อย่างไรก็ตาม ลําดับการรีเซ็ตจะเป็นแกน IP การดําเนินการได้รับการตรวจสอบในฮาร์ดแวร์แล้ว

    ปัญหานี้ไม่มีผลกระทบด้านการออกแบบที่ทราบกันดี

    ความละเอียด

    เพื่อหลีกเลี่ยงปัญหานี้ คุณสามารถแก้ไขแหล่งที่มาของข้อความธรรมดาได้ รหัสสําหรับคอนโทรลเลอร์รีเซ็ตในรูปแบบคอร์ IP RapidIO ของคุณ ซอร์สโค้ดที่เกี่ยวข้องจะอยู่ใน<variation>_riophy_reset.v (หรือ .vhd) และ<การเปลี่ยนแปลง>_riophy_xcvr.v (หรือ .vhd) ไฟล์ที่สร้างขึ้น

    การสร้างระบบ Qsys ของคุณใหม่จะเขียนทับการแก้ไขด้วยตนเองของคุณ ของลําดับการรีเซ็ต อย่างไรก็ตาม คุณสามารถรักษาสําเนาของการแก้ไขได้ ไฟล์และหลังจากที่คุณสร้างไฟล์ใหม่แล้ว ให้แทนที่ไฟล์ใหม่ด้วยไฟล์ที่แก้ไข แฟ้ม

    ปัญหานี้จะไม่ได้รับการแก้ไขใน RapidIO เวอร์ชั่นในอนาคต ฟังก์ชัน MegaCore

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 2 ผลิตภัณฑ์

    Stratix® IV FPGA
    Stratix® IV GX FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้