ปัญหาสำคัญ
อ้างอิงจากฟังก์ชัน Interlaken MegaCore 100G
คู่มือผู้ใช้ ตรรกะผู้ใช้ควรขับเคลื่อนอินtx_pll_lockedพุต
สัญญาณไปยังArria 10 100G Interlaken IP Core ที่มีตรรกะ AND
ของpll_lockedสัญญาณเอาต์พุตของArria 10 TX
คอร์ IP PLL อย่างไรก็ตาม ข้อมูลนี้ไม่สมบูรณ์ อินพุต
สัญญาณไปยังตรรกะ AND ควรรวมค่าผกผันของแต่ละตัวด้วย
สัญญาณ TX PLL pll_cal_busy
สําหรับภาพประกอบในกรณีของ TX PLL ภายนอกตัวเดียว ดูรูปภาพที่ 5-3, Arria 10 PLL ไปยัง Arria 10 100G Interlaken MegaCore แผนภาพการเชื่อมต่อฟังก์ชัน ใน "การย้าย IP Interlaken 100G บทที่ว่าด้วยอุปกรณ์ Stratix V ถึง Arria 10" ของArria คู่มือการย้าย 10
ปัญหานี้ไม่มีวิธีแก้ไขปัญหา ตรวจสอบให้แน่ใจว่าคุณเชื่อมต่อArria TX PLL ภายนอก 10 ตัวไปยังคอร์ IP 100G Interlaken ของคุณตาม คําแนะนําใน erratum นี้
ปัญหานี้ได้รับการแก้ไขในเวอร์ชัน 14.1 ของ 100G คู่มือผู้ใช้ฟังก์ชัน Interlaken MegaCore
