คำอธิบาย
เนื่องจากปัญหาในซอฟต์แวร์ Quartus® II เวอร์ชั่น 11.1 SP2 และก่อนหน้า คุณอาจพบการละเมิดความกว้างของพัลส์ขั้นต่ําที่ไม่ถูกต้องสําหรับบล็อกหน่วยความจํา M20K ในอุปกรณ์เพิ่มความเร็ว Stratix® V I2 เมื่อทําการวิเคราะห์เวลาโดยใช้โมเดลการกําหนดเวลาที่รวดเร็ว ปัญหานี้เกิดจากโมเดลการกําหนดเวลาที่ไม่ถูกต้องสําหรับอุปกรณ์Stratix V I2 speedgrade
โปรดดูตารางที่ 2-27 ของ คุณลักษณะ DC และสวิตช์สําหรับบทของอุปกรณ์ Stratix V (PDF) ของคู่มืออุปกรณ์ Stratix V สําหรับรายละเอียดเกี่ยวกับข้อมูลจําเพาะประสิทธิภาพบล็อกหน่วยความจําสําหรับอุปกรณ์ Stratix V
ความละเอียด
หากคุณใช้งานหน่วยความจําตามข้อกําหนด สามารถละเลยการละเมิด pulsewidth ขั้นต่ําได้อย่างปลอดภัย
ปัญหานี้ได้รับการแก้ไขเริ่มต้นด้วยซอฟต์แวร์ Quartus II เวอร์ชั่น 12.0