ID บทความ: 000077845 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 11/09/2012

ทําไมฉันจึงได้รับข้อความเตือนเมื่อฉันคอมไพล์ความเร็ว DDR2 ที่โฆษณาในเกรดความเร็ว -7 และ -8 Cyclone II FPGAsใน Quartus II เวอร์ชั่น 5.0SP1 และต่ํากว่า

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

Quartus II เวอร์ชั่น 5.0SP1 และต่ํากว่าจะแสดงคําเตือนหากคุณเกินพารามิเตอร์ต่อไปนี้เมื่อคุณคอมไพล์การออกแบบ SSTL18-C1 DDR2 / Cyclone II:


ตัวอย่างเช่น หากการออกแบบ Cyclone II C8 / DDR2 ของคุณตั้งค่าไว้ที่ 125MHz คําเตือนต่อไปนี้จะออก "คําเตือน: การตั้งค่าความถี่ DQS 125.0 MHz ของddr_dqsพิน DQS I/O[0] ควรน้อยกว่า 100.0 MHz"

ข้อมูลที่ใช้สําหรับข้อจํากัด Quartus II ที่ระบุไว้ด้านบนเป็นค่าที่คาดการณ์ได้จากการจําลอง I/O Cyclone อย่างไรก็ตาม ลักษณะเฉพาะของ Cyclone II I/O ล่าสุดได้พิสูจน์ SSTL-18 (มาตรฐาน I/O ที่จําเป็นสําหรับ DDR2) เพื่อทํางานที่เหนือกว่าความคาดหวังที่กําหนดไว้ก่อนหน้านี้และใช้ใน Quartus II อันเป็นผลมาจากข้อมูลลักษณะเฉพาะนี้และการวิเคราะห์รายละเอียดเพิ่มเติม ทั้งข้อจํากัดของ DQS Fmax และข้อมูลจําเพาะ DDR2 ที่เผยแพร่จะได้รับการอัปเดตดังนี้: อัปเดตข้อจํากัด DDR2 Specification Updated DQS Fmax C6 : 167MHz C7 : 150MHz C8 : 125MHz เนื่องจากเวอร์ชันปัจจุบันของ Quartus II แสดงเฉพาะรายการนี้เป็นคําเตือนและไม่ใช่ข้อผิดพลาด ไม่มีปัญหาที่จําเป็นและคุณสามารถตั้งเป้าไปที่ความเร็วที่โฆษณาAlteraโดยเพียงแค่เพิกเฉยต่อคําเตือนนี้เมื่อคุณกําหนดเป้าหมายความเร็วของระบบที่ถูกต้องด้านบน

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

Cyclone® II FPGA

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้