ID บทความ: 000077800 ประเภทข้อมูล: ข้อความแสดงข้อผิดพลาด การตรวจสอบครั้งล่าสุด: 06/01/2016

ข้อผิดพลาด: pcie_hard_ip_0_pcie_bfm_0: altera_pcie_bfm_qsysไม่รองรับเจนเนอเรชั่นสําหรับการจําลอง VHDL เจนเนอเรชั่นมีให้บริการสําหรับ: Verilog Simulation, Quartus Synthesis

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    คุณอาจพบข้อผิดพลาดนี้เมื่อคุณพยายามสร้างการทดสอบ VHDL สําหรับ Stratix® IV IP Compiler สําหรับ PCI Express® ภายใต้ Qsys

    ความละเอียด

    เพื่อหลีกเลี่ยงข้อผิดพลาดนี้ ให้ใช้ Verilog HDL สําหรับ testbench การทดสอบ VHDL ไม่มีให้สําหรับการออกแบบStratix IV

    ปัญหานี้ยังไม่ได้รับการกําหนดเวลาให้แก้ไข

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 2 ผลิตภัณฑ์

    Stratix® IV GX FPGA
    Stratix® IV GT FPGA

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้