ID บทความ: 000077782 ประเภทข้อมูล: ข้อความแสดงข้อผิดพลาด การตรวจสอบครั้งล่าสุด: 15/08/2014

ข้อผิดพลาด (169175): Pin &ltname&gt พร้อมมาตรฐาน LVDS I/O ต้องการบัฟเฟอร์เอาต์พุตที่แตกต่างซึ่งไม่มีอยู่ในตําแหน่ง &ltname&gt.

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย คุณอาจได้รับข้อความแสดงข้อผิดพลาดนี้ระหว่างการคอมไพล์ในซอฟต์แวร์ Quartus® II หากคุณได้กําหนด LVDS มาตรฐาน IO ให้กับพิน IO ซึ่งไม่รองรับเอาต์พุต LVDS ที่แท้จริง
ความละเอียด

เพื่อหลีกเลี่ยงข้อผิดพลาดนี้ ให้ใช้LVDS_E_3RหรือLVDS_E_1Rการกําหนดมาตรฐาน LVDS ที่จําลองไว้

หมาย เหตุ: ในการใช้มาตรฐาน LVDS จําลอง คุณต้องมีตัวต้านทานเพิ่มเติมบนบอร์ดของคุณ ดูข้อมูลเพิ่มเติมได้ที่ คู่มือของอุปกรณ์เป้าหมายที่เกี่ยวข้อง

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 18 ผลิตภัณฑ์

Cyclone® V GT FPGA
Stratix® V GX FPGA
Cyclone® V GX FPGA
Stratix® V GT FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
Arria® V FPGA และ SoC FPGA
Arria® V GT FPGA
Cyclone® V E FPGA
Stratix® V E FPGA
Cyclone® V FPGA และ SoC FPGA
Cyclone® V SE SoC FPGA
Cyclone® V SX SoC FPGA
Stratix® V FPGA

ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

ติดต่อฝ่ายสนับสนุน

คำประกาศสิทธิ์

1

การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้