ID บทความ: 000077779 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 11/09/2012

ทําไมฉันจึงได้รับข้อผิดพลาด "Nios IIเจนเนอเรชั่นล้มเหลว ไม่ทราบสัญญาณนาฬิกาอินพุตหรือตั้งค่าเป็น 0" ใน Qsys เมื่อสร้างโครงการของฉันใน Linux

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    ปัญหาได้รับการระบุในสภาพแวดล้อมผู้ใช้หลายคนด้วยคอนโทรลเลอร์ UniPHY DDR3 SDRAM ใน Qsys  ในระบบเอ็มเบ็ดเด็ด นี่อาจส่งผลให้ข้อความแสดงข้อผิดพลาดที่คล้ายกับต่อไปนี้:

    • CPU: Nios IIเจนเนอเรชั่นล้มเหลว ไม่ทราบสัญญาณนาฬิกาขาเข้า หรือตั้งค่าเป็น 0

    ระหว่างเจนเนอเรชั่น Quartus® ซอฟต์แวร์ II สร้างไดเรกทอรี "/tmp/compute_pll_temp" เพื่อจัดเก็บไฟล์ชั่วคราวเกี่ยวกับการคํานวณ PLL อย่างไรก็ตาม ไดเรกทอรีนี้จะไม่ถูกลบเมื่อเสร็จสมบูรณ์ ผลที่ได้คือ หากผู้ใช้รายอื่นสร้างคอร์ การอนุญาตอาจป้องกันไม่ให้มีการเขียนการคํานวณ PLL

    ความละเอียด

    เพื่อแก้ไขปัญหานี้ ผู้ใช้ควรลบไดเรกทอรี /tmp/compute_pll_temp หลังจากเรียกใช้งานเครื่องมือ หรือเปลี่ยนสิทธิ์ในไดเรกทอรีเพื่อให้ผู้ใช้ทั้งหมดสามารถเข้าถึงการเขียนได้

    ปัญหานี้จะได้รับการแก้ไขในซอฟต์แวร์ Quartus II ในอนาคต

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Stratix® IV GX FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้