ID บทความ: 000077775 ประเภทข้อมูล: ข้อมูลผลิตภัณฑ์และเอกสารประกอบ การตรวจสอบครั้งล่าสุด: 01/01/2015

ฉันจะอินเทอร์เฟซกับมาตรฐาน 3.3V I/O ในซอฟต์แวร์ Quartus II สําหรับอุปกรณ์ Stratix IV ได้อย่างไร

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    ตระกูลอุปกรณ์ Stratix® IV เป็นไปตามมาตรฐาน 3.3V LVTTL และ 3.3V LVCMOS I/O เมื่อใช้ VCCIO ที่ 3.0V  อุปกรณ์ Stratix IV ไม่รองรับแรงดันไฟฟ้า VCCIO ที่ 3.3V

    ในซอฟต์แวร์ Quartus® II คุณควรเลือก "3.3-V LVTTL" หรือ "3.3-V LVCMOS" เป็นมาตรฐาน I/O ในตัวแก้ไขการมอบหมายหรือตัววางแผนพิน  เมื่อคุณคอมไพล์การออกแบบของคุณ ไฟล์ .pin จะระบุแรงดันไฟฟ้า VCCIO ที่เหมาะสมสําหรับธนาคาร I/O ที่รองรับมาตรฐานเหล่านี้  เมื่อมีเอาต์พุต LVTTL หรือ 3.3V LVCMOS หรือพินสองทิศทางอยู่ในธนาคาร I/O VCCIO จะต้องเชื่อมต่อกับ 3.0V บน PCB

    ข้อมูลเพิ่มเติมสามารถพบได้ในคุณสมบัติ I/O ในอุปกรณ์ IV Stratix (PDF) และคู่มือการเชื่อมต่อพินตระกูลอุปกรณ์ IV GX Stratix (PDF)

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 3 ผลิตภัณฑ์

    Stratix® IV GT FPGA
    Stratix® IV GX FPGA
    Stratix® IV E FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้