มีการใช้สัญญาณนาฬิกาใดในการเปิดหรือจับสัญญาณ Active Serial Serial...

สิ่งแวดล้อม

Quartus Add-ons

ไดรเวอร์ซอฟต์แวร์อนุกรม MicroBlaster™ Passive

คำอธิบาย

เมื่อตั้งโปรแกรมอุปกรณ์ Serial Configuration (EPCS) อุปกรณ์ Quad-Serial Configuration (EPCQ) หรืออุปกรณ์กําหนดค่าอนุกรม EPCQ-L โดยใช้ IP Serial Flash Loader (SFL) สัญญาณ Active Serial (AS) จาก/ไปยังFPGAจะถูกเปิดใช้งานหรือจับภาพที่ขอบสัญญาณนาฬิกาต่อไปนี้:

nCS และ ASDO (DATA0) จากFPGAเปิดตัวบน Edge ที่ลดลงของ DCLK
DATA (DATA1) ไปยังFPGAถูกบันทึกบนขอบที่เพิ่มขึ้นของ DCLK

สําหรับความสัมพันธ์ด้านเวลาโดยรวมสําหรับการปรับตั้งค่า AS โปรดดูคู่มืออุปกรณ์หรือเอกสารข้อมูลอุปกรณ์ที่เกี่ยวข้อง

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 32 ผลิตภัณฑ์

Stratix® V GT FPGA

Intel® Arria® 10 GT FPGA

Arria® V GT FPGA

Stratix® III FPGA

Stratix® IV GX FPGA

Arria® II GX FPGA

Intel® Arria® 10 GX FPGA

Arria® II GZ FPGA

Stratix® IV GT FPGA

Cyclone® V E FPGA

Stratix® V E FPGA

Intel® Arria® 10 SX SoC FPGA

Cyclone® V SX SoC FPGA

Cyclone® V ST SoC FPGA

Cyclone® V SE SoC FPGA

Cyclone® IV E FPGA

Arria® V SX SoC FPGA

Arria® V ST SoC FPGA

Cyclone® FPGA

Cyclone® III LS FPGA

Stratix® IV E FPGA

Cyclone® V GT FPGA

Cyclone® III FPGA

Stratix® II GX FPGA

Stratix® V GX FPGA

Cyclone® IV GX FPGA

Cyclone® II FPGA

Cyclone® V GX FPGA

Arria® V GZ FPGA

Stratix® V GS FPGA

Stratix® II FPGA

Arria® V GX FPGA

เลือกภาษาของคุณ

ใช้งานการค้นหาของ Intel.com

ลิงค์ด่วน

การค้นหาล่าสุด

ค้นหาขั้นสูง

ค้นหาเฉพาะใน

มีการใช้สัญญาณนาฬิกาใดในการเปิดหรือจับสัญญาณ Active Serial Serial (AS) ใน IP Serial Flash Loader (SFL)

สิ่งแวดล้อม

ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

คำประกาศสิทธิ์