ปัญหาสำคัญ
10GBASE-R PHY v12.0 เมกะการทํางานที่กําหนดเป้าหมายอุปกรณ์ Stratix V
อย่าสร้าง rx_use_coreclk
พารามิเตอร์อย่างถูกต้อง
ไฟล์ HDL ที่สร้างขึ้นไม่ผ่าน rx_use_coreclk
พารามิเตอร์
ไปยังอินสแตนซ์sv_xcvr_10gbaser_nr
อัปเดตไฟล์ HDL ที่สร้างขึ้นเพื่อส่งผ่านพารามิเตอร์ สําหรับ ไฟล์ที่สร้างขึ้นใน System Verilog ให้เพิ่มบรรทัดที่แสดงความเห็นใน ตัวอย่างด้านล่าง:
sv_xcvr_10gbaser_nr #(
.num_channels (num_channels ),
.operation_mode (operation_mode ),
.sys_clk_in_mhz (mgmt_clk_in_mhz ),
.ref_clk_freq (ref_clk_freq ),
.rx_use_coreclk (rx_use_coreclk ), //add this line
.pll_type (pll_type ),
.RX_LATADJ (rx_latadj),
.TX_LATADJ (tx_latadj)
)xv_xcvr_10gbaser_nr_inst(