ทําไมการกําหนดค่า FPLL ใหม่ล้มเหลวและไม่ว่างเมื่อ Icp/LFR...

สิ่งแวดล้อม

Quartus Edition

Intel® Quartus® II Subscription Edition

ค้นพบเวอร์ชัน: 12.0 แก้ไขเวอร์ชัน: 12.0.2

คำอธิบาย

การกําหนดค่า FPLL ใหม่จะล้มเหลวและการลงทะเบียนสถานะติดอยู่ด้วย "ไม่ว่าง" ในโหมดการสํารวจหากมีการกําหนดค่า Icp/Loop Filter Resistance ขึ้นใหม่ การกําหนดค่า FPLL ใหม่จะล้มเหลวและสัญญาณสถานะที่ติดอยู่ด้วย " waitrequest " ในโหมด waitrequest หากมีการกําหนดค่าความต้านทานของตัวกรอง Icp/Loop อีกครั้งในซอฟต์แวร์ Quartus® II เวอร์ชั่น 12.0 และ 12.0SP1

การลงทะเบียนสถานะที่ติดอยู่ในสถานะ "ไม่ว่าง" ในโหมด Polling และสัญญาณสถานะที่ติดอยู่ในสถานะ "waitrequest" ในโหมด waitrequest เนื่องจาก State Machine ใน IP การกําหนดค่าใหม่กําลังทําซ้ําตัวเองในสถานะที่ไม่ถูกต้องเมื่อใดก็ตามที่ Icp หรือ BWCTRL ได้รับการกําหนดค่าใหม่

ความละเอียด

ซึ่งได้รับการแก้ไขในเวอร์ชัน 12.0SP2 ของซอฟต์แวร์ Quartus II

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 14 ผลิตภัณฑ์

Cyclone® V SX SoC FPGA

Cyclone® V GT FPGA

Stratix® V GX FPGA

Cyclone® V GX FPGA

Stratix® V GT FPGA

Stratix® V GS FPGA

Arria® V GZ FPGA

Arria® V SX SoC FPGA

Cyclone® V ST SoC FPGA

Arria® V ST SoC FPGA

Arria® V GX FPGA

Arria® V GT FPGA

Stratix® V E FPGA

Cyclone® V SE SoC FPGA

เลือกภาษาของคุณ

การใช้การค้นหา Intel.com

ลิงค์ด่วน

การค้นหาล่าสุด

การค้นหาขั้นสูง

ค้นหาเฉพาะใน

สิ่งแวดล้อม

ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

คำประกาศสิทธิ์