ID บทความ: 000077729 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 08/04/2013

ทําไมการกําหนดค่า FPLL ใหม่ล้มเหลวและไม่ว่างเมื่อ Icp/LFR ได้รับการกําหนดค่าใหม่โดยใช้ซอฟต์แวร์ Quartus II เวอร์ชั่น 12.0 และ 12.0SP1

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    การกําหนดค่า FPLL ใหม่จะล้มเหลวและการลงทะเบียนสถานะติดอยู่ด้วย "ไม่ว่าง" ในโหมดการสํารวจหากมีการกําหนดค่า Icp/Loop Filter Resistance ขึ้นใหม่ การกําหนดค่า FPLL ใหม่จะล้มเหลวและสัญญาณสถานะที่ติดอยู่ด้วย " waitrequest " ในโหมด waitrequest หากมีการกําหนดค่าความต้านทานของตัวกรอง Icp/Loop อีกครั้งในซอฟต์แวร์ Quartus® II เวอร์ชั่น 12.0 และ 12.0SP1

     

    การลงทะเบียนสถานะที่ติดอยู่ในสถานะ "ไม่ว่าง" ในโหมด Polling และสัญญาณสถานะที่ติดอยู่ในสถานะ "waitrequest" ในโหมด waitrequest เนื่องจาก State Machine ใน IP การกําหนดค่าใหม่กําลังทําซ้ําตัวเองในสถานะที่ไม่ถูกต้องเมื่อใดก็ตามที่ Icp หรือ BWCTRL ได้รับการกําหนดค่าใหม่

     

    ความละเอียด

    ซึ่งได้รับการแก้ไขในเวอร์ชัน 12.0SP2 ของซอฟต์แวร์ Quartus II

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 14 ผลิตภัณฑ์

    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Stratix® V GX FPGA
    Cyclone® V GX FPGA
    Stratix® V GT FPGA
    Stratix® V GS FPGA
    Arria® V GZ FPGA
    Arria® V SX SoC FPGA
    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA
    Arria® V GX FPGA
    Arria® V GT FPGA
    Stratix® V E FPGA
    Cyclone® V SE SoC FPGA

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้