ไม่ คุณไม่สามารถใช้พิน Hard IP เฉพาะ Intel Agilex® 7 FPGA I-ซีรีส์, R-Tile I_PIN_PERST_N และ REFCLK_GXR เฉพาะในการออกแบบ FPGA Fabric ของคุณ
I_PIN_PERST_N_GXR และ REFCLK_GXR[R,L][14A,14C,15A,15C]_CH[0,1]P/N เฉพาะพินที่เชื่อมต่อกับซิลิคอน R-Tile Hard IP เท่านั้น พวกเขาไม่ได้เชื่อมต่อกับผ้า FPGA หากคุณพยายามใช้พิน Hard IP เฉพาะ R-Tile ในการออกแบบ FPGA Fabric ของคุณโดยใช้ซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชัน 21.2 และก่อนหน้า คุณอาจเห็นข้อผิดพลาดภายในต่อไปนี้:
ข้อผิดพลาดภายใน: ระบบย่อย: PTI, ไฟล์: /quartus/tsm/pti/pti_tdb_builder.cpp, บรรทัด: 1357
IC edge จาก src atom FALCONMESA_IO_IBUF:OUT (Id: 2282 พร้อม RE_GID ที่เกี่ยวข้อง: ไม่มี) เป็น dst atom FALCONMESA_FF:ACLR (Id: 610, กับ RE_GID ที่เกี่ยวข้อง: 4294967295) ล่าช้าเป็นศูนย์เมื่อไม่คาดว่าจะและไม่ได้กําหนดเส้นทาง (edge จาก src 22292 <signal_name> ไปยัง dst 14055 <user_signal_name>)
ข้อผิดพลาดภายใน: ระบบย่อย: PTI, ไฟล์: /quartus/tsm/pti/pti_tdb_builder.cpp, บรรทัด: 1357
IC edge จาก src atom FALCONMESA_IO_IBUF:OUT (Id: 2268, พร้อม RE_GID ที่เกี่ยวข้อง: ไม่มี) เป็น dst atom NADDER_LCELL_COMB:DATAF (Id: 2342, กับ RE_GID ที่เกี่ยวข้อง: 4294967295) ล่าช้าเป็นศูนย์เมื่อไม่คาดว่าจะและไม่ได้ถูกกําหนดเส้นทาง (edge จาก src 22145 <user_signal_name> ไปยัง dst 22200 <user_signal_name>)
หากต้องการแก้ไขปัญหานี้ ให้ยกเลิกการเชื่อมต่อการออกแบบ FPGA Fabric ของคุณจาก I_PIN_PERST_N_GXR และ REFCLK_GXR[R,L][14A,14C,15A,15C]_CH[0,1]P/N พิน