ปัญหาสำคัญ
คุณอาจได้รับผลลัพธ์ที่ไม่เสถียรเมื่อเรียกใช้งานการออกแบบที่มี บล็อกตัวรับส่งสัญญาณ LVDS ในฮาร์ดแวร์ สาเหตุเกิดจากข้อจํากัด มาพร้อมกับฟังก์ชัน MegaCore
ปัญหานี้มีผลต่อการกําหนดค่าทั้งหมดที่มีตัวรับส่งสัญญาณ LVDS บล็อก
แก้ไขไฟล์ข้อจํากัด ไดเรกทอรี /รูปแบบ name>_constraint.sdc., และเส้นแทนที่ 410 ถึง 417 ด้วยบรรทัดต่อไปนี้:
set_clock_groups -asynchronous -group {altera_tse_mac_rx_clk_0} -group {altera_tse_mac_tx_clk_0} -group {altera_tse_rx_afull_clk} -group {altera_tse_sys_clk} -group {altera_tse_ref_clk \ altera_tse_multi_mac_pcs_pma_inst|the_altera_tse_pma_lvds_rx_0|altlvds_rx_component|auto_generated|rx[0]|clk0
\ altera_tse_multi_mac_pcs_pma_inst|the_altera_tse_pma_lvds_rx_0|altlvds_rx_component|auto_generated|pll|clk[0]}
ปัญหานี้จะได้รับการแก้ไขในเวอร์ชั่นในอนาคตของความเร็วสามเท่า ฟังก์ชัน Ethernet MegaCore