ID บทความ: 000077683 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 11/09/2012

ฉันควรใช้ IBIS รุ่นใดในการจําลองพินอินพุต JTAG TCK, TMS, TDI และ TRST ในอุปกรณ์ Stratix II

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

คุณสามารถใช้โมเดล 2s_ttl33_cin IBIS เพื่อจําลองพินอินพุต JTAG TCK, TDI, TMS และ TRST ในอุปกรณ์ Stratix II พินอินพุต JTAG สามารถจําลองได้โดยใช้โมเดลอินพุต TTL ขนาด 3.3V สําหรับพินคอลัมน์ เนื่องจากขับเคลื่อนโดย VCCPD ซึ่งตั้งค่าเป็น 3.3V ในอุปกรณ์ Stratix II

Altera® มีรุ่น IBIS สําหรับ TDO พินเอาต์พุต JTAG เพื่อให้คุณสามารถจําลองรูปแบบการทํางานของบัฟเฟอร์เอาต์พุตได้ คุณสามารถใช้โมเดลการจําลองได้ทั้งแบบ 2s_cmos15_tdo 2s_ttl18_tdo 2s_ttl25_tdo หรือ 2s_ttl33_tdo IBIS ขึ้นอยู่กับ VCCIO ของธนาคารที่พินอยู่

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

Stratix® II FPGA

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้