ปัญหานี้มีผลต่อการกําหนดค่า Verilog ทั้งหมด การออกแบบ VHDL ไม่ได้รับผลกระทบ
หากคุณต้องการอินสแตนซ์ Verilog ของ RLDRAM II Controller แสดงว่ามีวิธีแก้ไขปัญหาสองวิธีตามที่ระบุไว้ด้านล่าง
1. ใช้อินสแตนซ์เวอร์ชัน 8.0 ที่มีอยู่ของคุณต่อไป
2. หากคุณเลือกอัปเดตอินสแตนซ์ที่มีอยู่ หรือหากคุณไม่มีอินสแตนซ์เวอร์ชั่น 8.0 ให้ทําตามขั้นตอนเหล่านี้เพื่อทําให้คอนโทรลเลอร์ RLDRAM II ทํางานอย่างถูกต้อง แก้ไขไฟล์ต่อไปนี้เพื่อเปลี่ยนอินสแตนซ์ทั้งหมดของบรรทัด
อื่นๆ หาก (0)
ถึง:
อื่นๆ หาก (1)
ชื่อการเปลี่ยนแปลง<>_auk_rldramii_addr_cmd_reg.v
ชื่อ_auk_rldramii_dqs_group.v
ชื่อการเปลี่ยนแปลง<>_auk_rldramii_pipeline_addr_cmd.v
ชื่อ_auk_rldramii_pipeline_qvld.v
ชื่อการเปลี่ยนแปลง<>_auk_rldramii_pipeline_rdata.v
ชื่อการเปลี่ยนแปลง<>_auk_rldramii_pipeline_wdata.v
บางไฟล์อาจต้องการการแก้ไขก็ต่อเมื่อมีการเปิดใช้งานตัวเลือกไปป์ไลน์ในรูปแบบต่างๆ ของคอนโทรลเลอร์ RLDRAM II ของคุณ
ปัญหานี้จะได้รับการแก้ไขในคอนโทรลเลอร์ RLDRAM II ในอนาคต