เนื่องจากปัญหาในซอฟต์แวร์ Quartus® II เวอร์ชัน 12.0sp2 และใหม่กว่า คุณอาจประสบปัญหานี้ในการจําลองหากการออกแบบ Qsys ของคุณมีคอนโทรลเลอร์ NiosII และ SDRAM และมีการกําหนดเวกเตอร์รีเซ็ตให้กับคอนโทรลเลอร์ SRAM
ซึ่งเกิดจากโมเดลการจําลองภายนอก "altera_sdram_partner_module.v" ซึ่งเกิดจาก Qsys เอาต์พุตจะส่งคืนการอ่านข้อมูล 1 รอบก่อนหน้าพารามิเตอร์ความหน่วง CAS, อ่านข้อมูลสําหรับ NiosII ยังไม่ทราบ 'x'
หากต้องการแก้ไขปัญหานี้ ให้ใช้โมเดลหน่วยความจําที่จําหน่ายโดยผู้จําหน่ายอุปกรณ์หน่วยความจํา หรือเพิ่มอีกหนึ่งรอบเพื่อส่งออกพอร์ตสําหรับอ่านข้อมูลดังด้านล่าง
[altera_sdram_partner_module.v]ต้นฉบับ
มอบหมายzs_dq = read_valid ? read_temp : {32{1\'bz}}
แก้ ปัญหา
มอบหมายzs_dq = read_valid_reg ? read_temp_reg : {32{1\'bz}}
@(posedge clk) จะเริ่มขึ้นเสมอ
read_temp_reg <= read_temp;
read_valid_reg <= read_valid;
สิ้น สุด
ปัญหานี้ได้รับการกําหนดเวลาให้แก้ไขในซอฟต์แวร์ Quartus II ในอนาคต