ID บทความ: 000077600 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 03/01/2013

ทําไมการออกแบบ Stratix V PCIe เจนเนอเรชั่น 2 ของฉันจึงลดลงเป็นช่วงๆ ไปจนถึงความเร็วของเจนเนอเรชั่น 1

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
  • PCI Express*
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากข้อบกพร่องในซอฟต์แวร์ Quartus® II คุณอาจประสบปัญหาการออกแบบStratix® V PCIe® เจนเนอเรชั่น 2 จากเจนเนอเรชั่น 2 ถึงเจนเนอเรชั่น 1

    ปัญหานี้มีผลต่ออุปกรณ์ Stratix V เท่านั้นและเวอร์ชันของซอฟต์แวร์ Quartus II สูงสุดและรวมถึงเวอร์ชัน 12.0 SP2

    ความละเอียด

    หากต้องการแก้ไขปัญหานี้ อัปเกรดเป็นซอฟต์แวร์ Quartus II เวอร์ชั่น 12.0 SP2 แล้วดาวน์โหลดและติดตั้ง Device Patch 2.dp5 หรือมากกว่าจากโซลูชันที่เกี่ยวข้องด้านล่าง

    ตามที่ระบุไว้ในไฟล์ Readme สําหรับโปรแกรมแก้ไขอุปกรณ์นี้ คุณจะต้องทําตามขั้นตอนต่อไปนี้เพื่อใช้งานโซลูชันนี้สําเร็จ:

    1. เพิ่มการตั้งค่า QSF ต่อไปนี้:

    ชื่อset_instance_assignment XCVR_RX_SD_ON 1 ถึงชื่อ
    ชื่อset_instance_assignment XCVR_RX_SD_OFF 5 -to
    ชื่อset_instance_assignment XCVR_RX_SD_THRESHOLD 4 -to
    set_instance_assignment -name XCVR_RX_COMMON_MODE_VOLTAGE VTT_0P70V -to

    2. คอนโทรลเลอร์การกําหนดค่า IP ใหม่ PHY ต้องเชื่อมต่อกับ PCIe IP

    G1/G2 : ใช้การยกเลิกออฟเซ็ตเมื่อ

    3. สร้าง IP PCIe ขึ้นใหม่

    4. คอมไพล์การออกแบบใหม่

    ปัญหานี้มีกําหนดการแก้ไขในซอฟต์แวร์ Quartus II ในอนาคต

    โซลูชันที่เกี่ยวข้อง:

    http://www.altera.com/support/kdb/solutions/rd08232012_334.html

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 3 ผลิตภัณฑ์

    Stratix® V FPGA
    Stratix® V GX FPGA
    Stratix® V GT FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้