คำอธิบาย
สําหรับอุปกรณ์ Stratix II VCCIO สําหรับธนาคาร I/O ข้าง (1, 2, 5, 6) โดยใช้อินพุตหรือเอาต์พุต LVDS ต้องใช้ 2.5V
พินอินพุตนาฬิกาที่ด้านบน/ล่าง (3, 4, 7, 8) ใช้ VCCINT ดังนั้น VCCIO จึงอาจแตกต่างกันเพื่อรองรับมาตรฐาน I/O อื่นๆ บนธนาคารเหล่านั้น (ค่าเริ่มต้น Quartus® II คือ 3.3V)
พินเอาต์พุต PLL บนธนาคาร 9, 10, 11 และ 12 ต้องใช้ VCCIO 3.3V เพื่อขับเคลื่อนสัญญาณ LVDS