ID บทความ: 000077533 ประเภทข้อมูล: ข้อมูลผลิตภัณฑ์และเอกสารประกอบ การตรวจสอบครั้งล่าสุด: 30/01/2014

ฉันจะสร้าง PLL Intel® FPGA IP โดยใช้สคริปต์หรืออินเทอร์เฟซบรรทัดคําสั่งได้อย่างไร

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

ในการสร้าง Intel® FPGA IP PLL จากอินเทอร์เฟซบรรทัดคําสั่ง สามารถใช้ยูทิลิตี้ ip-generate ได้

 

ความละเอียด

ต่อไปนี้เป็นตัวอย่างบรรทัดคําสั่งง่ายๆ ของ PLL Intel FPGA IP เจนเนอเรชั่นโดยใช้ ip-generate:

c:\altera\13.1\quartus\sopc_builder\bin>ip-generate --output-directory=-file-set= --component-name=altera_pll --output-name= --system-info=DEVICE_FAMILY="" --component-component-param=gui_reference_clock_frequency="">" --component-param=gui_output_clock_frequency0="" --component-param=gui_phase_shift0= "< phase shift>" --component-param=gui_duty_cycle0=""

สําหรับตัวเลือกเพิ่มเติมเกี่ยวกับ ip-generate ให้เรียกใช้ งาน ip-generate --help ในกลุ่มคําสั่ง

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 15 ผลิตภัณฑ์

Cyclone® V SX SoC FPGA
Stratix® V GT FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Cyclone® V GT FPGA
Stratix® V GX FPGA
Cyclone® V GX FPGA
Arria® V GX FPGA
Arria® V GT FPGA
Cyclone® V E FPGA
Stratix® V E FPGA
Cyclone® V SE SoC FPGA

ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

ติดต่อฝ่ายสนับสนุน

คำประกาศสิทธิ์

1

การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้